一数电一、触发器波形、卡诺图化简与 TTL 门电路分析20 分#
思路
- 三小问各自独立：先由触发器电路与激励波形画 Q，再对含无关项函数作卡诺图化简，最后逐管分析 TTL 电路逻辑关系并指出达林顿结构的作用。
触发器与波形分析
数字逻辑与数字电路
本卷考法
- 题一1由触发器电路与CP、A、B波形画输出Q
本卷实例
- 关键一步：由逻辑图写激励 D=AQ'+B'Q，判定为JK触发器
- 中间结果：每拍按特性方程定次态，再连成Q电压波形
- 卡点：CP与A、B波形以图给出，需回原卷核对图
考点详解（要点 / 步骤 / 公式 / 考法 / 易错）
要点
- 触发器具有记忆功能，输出不仅与输入有关还与当前状态有关
- JK 触发器在 J 与 K 同时为一时翻转，同时为零时保持
- 边沿触发器的状态只在时钟有效边沿改变，画波形要盯住边沿
- 不同触发器的特性方程可以互相转换
步骤
- 写出所用触发器的特性方程
- 按题意列出激励信号在各时钟周期的取值
- 逐拍代入特性方程求出状态序列
- 把状态序列画成波形，注意触发边沿与传输延迟
通用考法
- 本卷考过题一1由触发器电路与CP、A、B波形画输出Q
- 由时钟与激励波形画出输出波形
- 判断触发器构成的电路功能
- 由特性方程推导状态转移关系
常见易错
- 本卷考过边沿触发位置画错，或忘记初态 Q=0
- 把电平触发与边沿触发混为一谈，波形画错位置
- 忘记 JK 触发器同时置位时的翻转功能
公式
逻辑代数与卡诺图化简
数字逻辑与数字电路
本卷考法
- 题一2含无关项的函数用卡诺图化为最简与或非式
本卷实例
- 关键一步：把最小项与无关项分别填入四变量卡诺图
- 中间结果：按成圈合并乘积项，结果再作与或非变换
- 卡点：变量名与最小项在源文OCR后残缺，需回原卷核对
考点详解（要点 / 步骤 / 公式 / 考法 / 易错）
要点
- 逻辑函数化简可用公式法也可用卡诺图法，卡诺图更适合带约束项的情形
- 约束项在卡诺图中记为叉，能圈就圈进圈里以取得更大的圈
- 圈越大项越少，每圈包含的方格数为二的整数次幂
- 无关项与任意项不产生新的圈，只用来帮助扩大已有的圈
步骤
- 把逻辑函数按最小项填入卡诺图，约束条件对应的格填成叉
- 按二、四、八格成圈，圈内至少含一个未被圈过的一，圈可以重叠
- 每圈消去取值发生变化的变量，只保留取值不变的变量
- 把所有圈对应的乘积项或起来得到最简与或式
通用考法
- 本卷考过题一2含无关项的函数用卡诺图化为最简与或非式
- 用卡诺图求最简与或表达式
- 含约束条件的逻辑函数化简
- 由最简式反推需要几个门电路
常见易错
- 本卷考过把无关项当成必须取1，或漏圈可借无关项扩大的圈
- 把约束项当成必须为 1 的项，或漏圈可以用约束项扩大的圈
- 圈数为二的整数次幂以外的方格数
公式
组合逻辑电路设计
数字逻辑与数字电路
本卷考法
- 题一3分析TTL电路输出L与A、B、C、D的逻辑关系
本卷实例
- 关键一步：逐管分析导通与截止状态，写出L的逻辑表达式
- 中间结果：T4、T5构成达林顿结构，提高带负载能力
- 卡点：电路图以图给出，需回原卷核对图
考点详解（要点 / 步骤 / 公式 / 考法 / 易错）
要点
- 组合逻辑的输出只由当前输入决定，不含记忆元件
- 设计流程是列真值表、写表达式、化简、再映射到给定器件
- 用译码器或数据选择器实现时，输出写成最小项之和的形式最方便
- 全加器要考虑低位来的进位，全减器要考虑低位来的借位
步骤
- 按功能描述列真值表，输入输出个数要与题意一致
- 写出每个输出的最小项表达式并化简
- 把表达式改写成给定器件（译码器、数据选择器、与非门）能直接实现的形式
- 按器件引脚特性追加必要的门电路并把输入端接好
通用考法
- 本卷考过题一3分析TTL电路输出L与A、B、C、D的逻辑关系
- 用译码器或数据选择器加适当门电路设计指定逻辑功能
- 仅用与非门实现给定逻辑功能
- 设计一位全加或全减器
常见易错
- 本卷考过T4、T5组成的达林顿结构作用说反
- 控制信号取 0 与取 1 对应的加与减搞反
- 接器件时忘记译码器的输出是低有效
公式