一数电一、卡诺图化简与门电路、ROM 与优先编码器20 分#
思路
- 四小问各自独立：先分别把逻辑图、TTL 门特性、ROM 阵列与优先编码器功能表读清楚，再逐问作答；卡诺图化简是唯一带约束项的代数化简。
逻辑代数与卡诺图化简
数字逻辑与数字电路
本卷考法
- 题一1由逻辑图写Y1、Y2并用卡诺图化成整体最简式
本卷实例
- 关键一步：把两路输出的最小项与约束项分别填入四变量卡诺图
- 中间结果：按二四八格成圈后合并乘积项，得整体最简与或式
- 卡点：逻辑图在题一1图中给出，需回原卷核对图
考点详解（要点 / 步骤 / 公式 / 考法 / 易错）
要点
- 逻辑函数化简可用公式法也可用卡诺图法，卡诺图更适合带约束项的情形
- 约束项在卡诺图中记为叉，能圈就圈进圈里以取得更大的圈
- 圈越大项越少，每圈包含的方格数为二的整数次幂
- 无关项与任意项不产生新的圈，只用来帮助扩大已有的圈
步骤
- 把逻辑函数按最小项填入卡诺图，约束条件对应的格填成叉
- 按二、四、八格成圈，圈内至少含一个未被圈过的一，圈可以重叠
- 每圈消去取值发生变化的变量，只保留取值不变的变量
- 把所有圈对应的乘积项或起来得到最简与或式
通用考法
- 本卷考过题一1由逻辑图写Y1、Y2并用卡诺图化成整体最简式
- 用卡诺图求最简与或表达式
- 含约束条件的逻辑函数化简
- 由最简式反推需要几个门电路
常见易错
- 本卷考过把约束项当成必须取1，或漏圈可用约束项扩大的圈
- 把约束项当成必须为 1 的项，或漏圈可以用约束项扩大的圈
- 圈数为二的整数次幂以外的方格数
公式
组合逻辑电路设计
数字逻辑与数字电路
本卷考法
- 题一2判TTL门在两种输入电压下的输出状态
- 题一3说ROM容量并写各片地址范围
- 题一4按功能表画D2、D1、D0波形
本卷实例
- 关键一步：按输入负载与电压传输特性定阈值，再逐片划分ROM地址
- 中间结果：各片ROM占连续地址区间，编码输出按功能表逐拍对应
- 卡点：特性曲线与波形以图给出，需回原卷核对图
考点详解（要点 / 步骤 / 公式 / 考法 / 易错）
要点
- 组合逻辑的输出只由当前输入决定，不含记忆元件
- 设计流程是列真值表、写表达式、化简、再映射到给定器件
- 用译码器或数据选择器实现时，输出写成最小项之和的形式最方便
- 全加器要考虑低位来的进位，全减器要考虑低位来的借位
步骤
- 按功能描述列真值表，输入输出个数要与题意一致
- 写出每个输出的最小项表达式并化简
- 把表达式改写成给定器件（译码器、数据选择器、与非门）能直接实现的形式
- 按器件引脚特性追加必要的门电路并把输入端接好
通用考法
- 本卷考过题一2判TTL门在两种输入电压下的输出状态
- 本卷考过题一3说ROM容量并写各片地址范围
- 本卷考过题一4按功能表画D2、D1、D0波形
- 用译码器或数据选择器加适当门电路设计指定逻辑功能
- 仅用与非门实现给定逻辑功能
- 设计一位全加或全减器
常见易错
- 本卷考过TTL输入悬空或高阻时电平判读出错，地址未按片选分组
- 控制信号取 0 与取 1 对应的加与减搞反
- 接器件时忘记译码器的输出是低有效
公式