一数电一、门电路波形、卡诺图化简与 555 单稳20 分#
思路
- 三小问彼此独立：先按门电路内部结构分析输出与波形，再用卡诺图对含约束项函数化简，最后由 555 接法判定功能并定性画波形。
组合逻辑电路设计
数字逻辑与数字电路
本卷考法
- 题一1由G1、G2内部结构分析Y波形及虚线框改动后的性能变化
本卷实例
- 关键一步：按输入A、B、C、D的高低电平定各管导通与截止
- 中间结果：虚线框改动后提升电压传输与转换速度
- 卡点：门电路内部结构以图给出，需回原卷核对图
考点详解（要点 / 步骤 / 公式 / 考法 / 易错）
要点
- 组合逻辑的输出只由当前输入决定，不含记忆元件
- 设计流程是列真值表、写表达式、化简、再映射到给定器件
- 用译码器或数据选择器实现时，输出写成最小项之和的形式最方便
- 全加器要考虑低位来的进位，全减器要考虑低位来的借位
步骤
- 按功能描述列真值表，输入输出个数要与题意一致
- 写出每个输出的最小项表达式并化简
- 把表达式改写成给定器件（译码器、数据选择器、与非门）能直接实现的形式
- 按器件引脚特性追加必要的门电路并把输入端接好
通用考法
- 本卷考过题一1由G1、G2内部结构分析Y波形及虚线框改动后的性能变化
- 用译码器或数据选择器加适当门电路设计指定逻辑功能
- 仅用与非门实现给定逻辑功能
- 设计一位全加或全减器
常见易错
- 本卷考过把高阻态与高、低电平混淆，或漏看虚线框对驱动的影响
- 控制信号取 0 与取 1 对应的加与减搞反
- 接器件时忘记译码器的输出是低有效
公式
逻辑代数与卡诺图化简
数字逻辑与数字电路
本卷考法
- 题一2用卡诺图把含约束条件的逻辑函数化为最简与或式
本卷实例
- 关键一步：把最小项与约束项分别填入四变量卡诺图
- 中间结果：按最大圈合并乘积项写出最简与或式
- 卡点：约束条件含撇号易抄错，需回原卷核对
考点详解（要点 / 步骤 / 公式 / 考法 / 易错）
要点
- 逻辑函数化简可用公式法也可用卡诺图法，卡诺图更适合带约束项的情形
- 约束项在卡诺图中记为叉，能圈就圈进圈里以取得更大的圈
- 圈越大项越少，每圈包含的方格数为二的整数次幂
- 无关项与任意项不产生新的圈，只用来帮助扩大已有的圈
步骤
- 把逻辑函数按最小项填入卡诺图，约束条件对应的格填成叉
- 按二、四、八格成圈，圈内至少含一个未被圈过的一，圈可以重叠
- 每圈消去取值发生变化的变量，只保留取值不变的变量
- 把所有圈对应的乘积项或起来得到最简与或式
通用考法
- 本卷考过题一2用卡诺图把含约束条件的逻辑函数化为最简与或式
- 用卡诺图求最简与或表达式
- 含约束条件的逻辑函数化简
- 由最简式反推需要几个门电路
常见易错
- 本卷考过把约束项当成必须取1，或漏圈可借约束扩大的圈
- 把约束项当成必须为 1 的项，或漏圈可以用约束项扩大的圈
- 圈数为二的整数次幂以外的方格数
公式
脉冲波形产生与整形
数字逻辑与数字电路
本卷考法
- 题一3由555电路结构判定功能并定性画VO1、VO2、VO波形
本卷实例
- 关键一步：由管脚与外围RC接法判定555构成单稳态触发器
- 中间结果：输出脉宽由外接RC时间常数确定
- 卡点：555结构及外围电路以图给出，需回原卷核对图
考点详解（要点 / 步骤 / 公式 / 考法 / 易错）
要点
- 555 定时器可用作多谐振荡器、单稳态触发器与施密特触发器
- 多谐振荡器的输出周期由两个外接电阻与电容决定
- 单稳态触发器的输出脉宽只与一个外接电阻电容有关
- 周期矩形波的幅值、周期与占空比是描述它的三个参数
步骤
- 先判断电路接法是振荡、单稳还是施密特
- 按接法写出充放电时间常数与相应的时间表达式
- 代入外部元件参数算出周期或脉宽
- 由电路结构说明输出波形的功能
通用考法
- 本卷考过题一3由555电路结构判定功能并定性画VO1、VO2、VO波形
- 计算输出脉冲的宽度或振荡周期
- 说明给定接法的电路功能
- 由要求脉宽反求外接元件参数
常见易错
- 本卷考过单稳与多谐接法混淆，RC微分电路作用说错
- 振荡周期与单稳脉宽的公式混用
- 电容充放电回路看错，导致时间常数少算或多算一个电阻
公式